PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 20.08.1993

(51)Int.CI.

H01L 21/336 H01L 29/784 G02F 1/136 H01L 21/20

H01L 21/268

(21)Application number: 03-315863

(71)Applicant: NEC CORP

(22)Date of filing: 29.11.1991 (72)Inventor: TANABE HIROSHI


ASADA HIDEKI

(54) INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To enable the deterioration in a partial element in a circuit to be avoided by a method wherein the title integrated circuit comprising semiconductor elements formed by irradiating step with pulse laser is composed of the element integrated group smaller than the one pulse irradiation range of the pulse laser.

CONSTITUTION: The element integrated groups (3,7,3,7mm) comprising 50 bits of scanning circuit one bit cells 101 are formed to be arranged in 8 sets in series for constituting 400 bit shift register to be arranged at the intervals of 1.0mm. The poly-Si layers comprising the active layer of the thin film transistors to be the elements are excimer laser annealed in the irradiation beam size of 5 × 5mm. This layer has the periphery 103 of the irradiating part in width of about 0.3mm to be made more eneven than that in the inner part 102. However, since the semiconductor elements are arranged only in the register having the even characteristics, the characteristics of respective thin film transistors are made even so that the shift register may be formed without developing the partial element defects.



LEGAL STATUS

[Date of request for examination]

12.12.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3163693

[Date of registration]

02.03.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3163693号 (P3163693)

(45)発行日 平成13年5月8日(2001.5.8)

(24)登録日 平成13年3月2日(2001.3.2)

(51) Int.Cl.7		識別記号	FΙ		
H01L	29/786		H01L	29/78	627G
G 0 2 F	1/1368			21/20	
H01L	21/20		G02F	1/136	500
	21/336				

請求項の数1(全 3 頁)

(21)出願番号	特願平3-315863	(73)特許権者	000004237
			日本電気株式会社
(22)出願日	平成3年11月29日(1991.11.29)		東京都港区芝五丁目7番1号
	•	(72)発明者	田邊
(65)公開番号	特開平5-211167	(1-77-77)	東京都港区芝五丁目7番1号日本電気株
(43)公開日	平成5年8月20日(1993.8.20)		式会社内
審査請求日	平成9年12月12日(1997, 12, 12)	(72)発明者	浅田 秀樹
	1 22 7 12/112 (1001: 12: 12/	(12/25/14	
•			東京都港区芝五丁目7番1号日本電気株
			式会社内
		(74)代理人	100082935
			弁理士 京本 直樹 (外2名)
		審査官	井原・鉱
			7125 PG
		(56)参考文献	特開 平2-181419 (JP, A)
			特開 平2-42717 (JP、A)
			特開 平5-107558 (JP, A)
			最終頁に続く

(54) 【発明の名称】 集積回路の製造方法

1

(57) 【特許請求の範囲】

【請求項1】 パルスレーザの照射工程を経て形成される半導体素子からなる集積回路の製造方法において、パルス照射範囲周辺部に半導体素子が存在しないように前記パルスレーザの1照射範囲内に素子集積群を入れ、且つ、前記1照射範囲内を複数回パルス照射することを特徴とする集積回路の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関するものであり、とくに液晶ディスプレイ、イメージセンサ等に応用可能な薄膜トランジスタを用いた半導体集積回路の製造方法に関する。

[0002]

【従来の技術】液晶ディスプレイ (CLD) 用周辺駆動

2

回路などの高速動作を必用とする薄膜集積回路への応用を目的として、多結晶 S i 薄膜トランジスタの開発が進められている。なかでも X e C 1 エキシマレーザなどの紫外パルスレーザによるレーザアニール工程を経て形成された薄膜トランジスタは、ソーダライムガラスなどの低融点基板上に作製できる方法の一つである。数十 n s e c 程度の超短パルスレーザであるため、薄膜表面のみの溶融再結晶化を可能とし、基板への熱的な影響を小さく抑えることができるからである。

【0003】ところで、LCD用周辺駆動回路などの長 尺デバイスを形成するためには、LSI等に比べ広範囲 における均一性が要求される。したがって、レーザヒー ムは一般に強度分布のないものが用いられ、広範囲にわ たって均一な薄膜を得るためにはピームの走査が行われ ている。例えば、図2に示すように各パルスピームが重 畳するように矢印(204)の方向に走査されている。 [0004]

【発明が解決しようとする課題】とこれが、上述のよう なレーザアニール法においては、被照射部(203)の 周辺部(202)において、内部(201)に比較して 均一性が低下するという問題が生じている。被照射内部 に比べ、周辺部においては非被照射部との境界を形成す るため照射時の熱の放射が異なり、形成される半導体薄 膜の微細構造が不均一になるためである。したがって、 パルスレーザを重畳しながら走査し、長尺、もしくは大 10 【0008】本実施例においては上述のようなレーザビ 面積の集積回路を形成する場合、被照射周辺部における 素子の特性が著しく劣化し、集積回路全体の特性を低下 させるという問題があった。

[0005]

【課題を解決するための手段】パルスレーザの照射工程 を経て形成される半導体素子からなる集積回路の製造方 法において、パルス照射範囲周辺部に半導体素子が存在 しないようにパルスレーザの1照射範囲内に素子集積群 を入れ、且つ、1照射範囲内を複数回パルス照射するこ とを特徴とする集積回路の製造方法。

[0006]

【作用】本発明によれば、形成されるべき半導体集積回 路が、1レーザパルス照射範囲に比べ長尺または大面積 にわたって回路を有する場合においても、被照射周辺部 にあたる位置に前記集積回路を構成すべき半導体素子が 存在しないため、回路内の部分的な素子の劣化を防ぐこ とが可能となる。

[0007]

【実施例】本発明の実施例について以下に記す。図1は 400ビットシフトルジスタの配置概略図である。走査 30 103 回路1ビットセル (101) が50ビットずつ素子集積 群(3.7×3.7mm)を形成し、上記素子集積群が 8組直列に並ぶことによって400ビットのシフトレジ スタが構成されている。この時各素子集積郡は1.0m mの間隔を保って配置されている。レーザ照射にはXe C1エキシマレーザを用いており、照射ビームサイズ5 × 5 mm、エネルギー密度 3 0 0 m j / c m² 、照射回 数10shot/placeである。この条件で、素子

となる薄膜トランジスタの活性層を構成するpoly-Si層のエキサマレーザアニールを行った。このpol y-Si層は、被照射部(104)の周辺部(103) が約0.3mmの幅を持って内部(102)に比較して 不均一になる。しかし、本実施例においては均一な特性 が得られる領域のみに半導体素子配置しているため、得 られる各薄膜トランジスタの特性が一定となり、部分的 な素子欠陥を形成することなくシフトレジスタの形成が 行われた。

ームを用いたため、被照射周辺部に広範囲にわたって不 均一部を形成しているが、レーザの特性を選択すること によって付近一部の割合を削減し、素子の配置に余裕度 をもたせることも可能である。また、もちろん形成され るべき集積回路に比べ大きな1照射範囲を有するレーザ を用いれば、1素子集積群が1集積回路に相当すること はいうまでもない。

[0009]

【発明の効果】本発明により、集積回路を形成する各半 20 導体素子を均一に形成することが可能になり、形成され る集積回路の動作性能の均一化、スループットの向上、 信頼性の向上が実現されるという効果を有する。

【図面の簡単な説明】

【図1】本発明の実施例の集積回路の配置図。

【図2】従来のレーザ照射方法。

【符号の説明】

101 走査回路1ビットセル

レーザ照射によって均一なpoly-Siが 102 形成される部分(内部)

内部に比較して不均一なpolv-Siが形 成される部分(周辺部)

104レーザの照射範囲


2.0.1レーザ照射によって均一なpoly-Siが 形成される部分(内部)

202 内部に比較して不均一なpolv-Siが形 成される部分(周辺部)


203 レーザの照射範囲

204 レーザ走査方向





【図2】



フロントページの続き

(58)調査した分野(Int.C1.7, DB名)

H01L 29/786

G02F 1/1368

H01L 21/20

H01L 21/336